半導体装置およびその製造方法

Semiconductor device and fabrication method of the same

Abstract

PROBLEM TO BE SOLVED: To improve performance of a semiconductor device.SOLUTION: A semiconductor device comprises an SOI (Silicon on Insulator) substrate 1, and an anti-fuse element AF formed on the SOI substrate 1. The SOI substrate 1 has a p-type well region PW1 formed on a principal surface side of a supporting substrate 2, and an SOI layer 4 formed on the p-type well region PW1 via a BOX layer 3. The anti-fuse element AF has a gate electrode GE11 formed on the SOI layer 4 via a gate insulating film GI11. A storage element is formed by the anti-fuse element AF. At a writing operation of the storage element, a first potential is applied to the gate electrode GE11, and a second potential of the same polarity as that of the first potential is applied to the p-type well region PW1.SELECTED DRAWING: Figure 1
【課題】半導体装置の性能を向上させる。【解決手段】半導体装置は、SOI基板1と、SOI基板1に形成されたアンチヒューズ素子AFと、を備える。SOI基板1は、支持基板2の主面側に形成されたp型ウェル領域PW1と、p型ウェル領域PW1上にBOX層3を介して形成されたSOI層4と、を有する。アンチヒューズ素子AFは、SOI層4上にゲート絶縁膜GI11を介して形成されたゲート電極GE11を有する。アンチヒューズ素子AFにより、記憶素子が形成され、記憶素子の書き込み動作の際に、ゲート電極GE11に第1電位が印加され、かつ、p型ウェル領域PW1に第1電位と同極性の第2電位が印加される。【選択図】図1
【課題】半導体装置の性能を向上させる。 【解決手段】半導体装置は、SOI基板1と、SOI基板1に形成されたアンチヒューズ素子AFと、を備える。SOI基板1は、支持基板2の主面側に形成されたp型ウェル領域PW1と、p型ウェル領域PW1上にBOX層3を介して形成されたSOI層4と、を有する。アンチヒューズ素子AFは、SOI層4上にゲート絶縁膜GI11を介して形成されたゲート電極GE11を有する。アンチヒューズ素子AFにより、記憶素子が形成され、記憶素子の書き込み動作の際に、ゲート電極GE11に第1電位が印加され、かつ、p型ウェル領域PW1に第1電位と同極性の第2電位が印加される。 【選択図】図1

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle